Grundlagen der Silizium-Halbleitertechnologie

Einführung


Prof. Dr.-Ing. habil. Markus Becherer

Technische Universität München

School of Computation, Information and Technology

Department Electrical Engineering

Professorship of Chip-Based Magnetic Sensor Technology



Wer bin ich und wenn ja zu welchen Zeiten


2024 –	Professur Chip-Based Magnetic Sensor Technology + Leitung ZEITlab
2020 – 2024	AG Nanomagnetische Bauelemente am LS Nano- und Quantensensorik + Leitung ZEITlab
2017 – 2019	Kommissarische Leitung Lehrstuhl für Nanoelektronik
2015 – 2016	Akademischer Rat, Lehrstuhl für Nanoelektronik
2011 – 2015	Akad. Rat a. Z., Gruppenleiter Nanomagnetische Logik LTE - TUM
2006 – 2011	Doktorand LTE, Promotion, TUM
2000 – 2005	Studium Elektrotechnik und Informationstechnik TUM EI
1998 – 2000	Berufsoberschule, Abitur, Freiburg
1993 – 1998	Berufsausbildung Kommunikationselektroniker, SICK AG, Waldkirch

Inhaltsverzeichnis Intro

- Das Moore’sche Gesetz II --- warum hat es Gültigkeit?
- Roadmaps for everything --- and red walls
- Scaling means also cost, cost, cost … exponential increase
- Der Unterschied zwischen Moore und Murphy
- Eklatanter Preisverfall integrierter Transistoren!
- Westmere Prozessor vs Buchdruck – ein bisschen unfair
- Die Welt des Siliziums – ganz klein und ganz groß
- Stoffübersicht (vorläufig)
- Vorlesung, Übung und Laborversuche
- Literaturempfehlungen
- Ein Chip entsteht

Das Moore’sche Gesetz I


Original Zeichnung von Gordon Moore (1965)



Relative manufacturing cost/component

Number of components per integrated circuit


2 16 Komponenten



Proc. IEEE, Vol 86., 1998 (Reprint of Orig. Paper)

Das Moore’sche Gesetz II --- warum hat es Gültigkeit?

Original Zeichnung von Gordon Moore (1965)



Relative manufacturing cost/component

Number of components per integrated circuit


- Die Grundkosten bei der Herstellung von Halbleitern sind bei kleinen und bei großen Chips gleich hoch, da die Infrastruktur immer zur Verfügung stehen muss.
- Je mehr Funktionen pro Chip realisiert werden können, umso weniger kosten diese.
- Je größer Chips werden, desto höher ist die Ausfallwahrscheinlichkeit.


➔ Es gibt eine optimale Anzahl Transistoren pro Chip.

Moore's Law – The number of transistors on integrated circuit chips (1971-2016)

Our World in Data

Moore's law describes the empirical regularity that the number of transistors on integrated circuits doubles approximately every two years. This advancement is important as other aspects of technological progress – such as processing speed or the price of electronic products – are strongly linked to Moore's law.





Moore's law --- doubling the number of electronic switches every 2 years

Abschätzung: 20 Milliarden Transistoren auf der Fläche von 1cm x 1cm

→ 1 Bauelement = 70 nm x 70 nm

Data source: Wikipedia (https://en.wikipedia.org/wiki/Transistor_count)
The data visualization is available at OurWorldinData.org. There you find more visualizations and research on this topic.

Licensed under CC-BY-SA by the author Max Roser.


Roadmaps for everything --- and red walls

Table 14 Memory and Logic Technology Requirements

Year of First Product Shipment *Technology Generation*	*1997* *250 nm*	*1999* *180 nm*	*2001* *150 nm*	*2003* *130 nm*	*2006* *100 nm*	*2009* *70 nm*	*2012* *50 nm*
Min. Logic V_{dd} (V) (desktop)	2.5–1.8	1.8–1.5	1.5–1.2	1.5–1.2	1.2–0.9	0.9–0.6	0.6–0.5
V_{dd} Variation	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%
T_{ox} Equivalent (nm)	4–5	3–4	2–3	2–3	1.5–2	< 1.5	< 1.0
Equivalent Maximum E-field (MV/cm)	4–5	5	5	5	> 5	> 5	> 5
Max I_{off} @ 25°C (nA/μm) (For minimum L device)	1	1	3	3	3	10	10
Nominal I_{on} @ 25°C (μA/μm) (NMOS/PMOS)	600/280	600/280	600/280	600/280	600/280	600/280	600/280
*Gate Delay Metric (CV/I) (ps)**	16–17	12–13	10–12	9–10	7	4–5	3–4
V_T 3σ Variation (± mV) (For minimum L device)	60	50	45	40	40	40	40
L_{gate} 3σ Variation (For nominal device)	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%	≤ 10%

Solutions Exist *Solutions Being Pursued* *No Known Solution*


ITRS Roadmap



Original data up to the year 2010 collected and plotted by M. Horowitz, F. Labonte, O. Shacham, K. Olukotun, L. Hammond, and C. Batten
New plot and data collected for 2010-2017 by K. Rupp

Scaling means also cost, cost, cost … exponential increase

1 Investment Costs for new Fabs



** 22 nm, Intel, 2014

2 Increasing Process Complexity

(e.g. INTEL, *source: press publications*)

Intel CPUs	Number of Masks
386	10
486	12
Pentium	18
Pentium IV (2004)	25

3 Increasing Production Costs / Generation

BIZ & IT —

Intel will invest $7 billion to finish a factory it started in 2011

Construction was paused in 2014, and Fab 42 has sat empty since.

ANDREW CUNNINGHAM - 2/8/2017, 11:35 PM

In order to amortize 5 billion dollars of investment in 5 years, 3 million dollars per day must be earned (without profit).

http://spectrum.ieee.org/semiconductors/design/the-new-economics-of-semiconductor-manufacturing

**Source: http://en.wikipedia.org/wiki/List_of_semiconductor_fabrication_plants

Der Unterschied zwischen Moore und Murphy

Das Moore´sche Gesetz postuliert:

„Alles, was gut gehen kann, wird auch gut gehen.“

Murphy´s Gesetz postuliert:

„Alles, was schiefgehen kann, wird auch schiefgehen.“

Der Alltag im Halbleitergeschäft hat seinen Gültigkeitsbereich genau zwischen diesen beiden Grenzen

➔ „Nicht das Wissen, sondern das Können entscheidet über den Erfolg“

➔ Nicht allein das Können entscheidet über den Erfolg, auch muss eine Portion Glück im richtigen Moment dazukommen. (Dr. R. Barzel, Minister unter Adenauer)

Eklatanter Preisverfall integrierter Transistoren!

1971

Intel 4004 processor
Initial clock speed 108 kHz
Number of transistors 2,300
Manufacturing technology 10µm

Preis: 1056 $*

0.46 $ pro Transistor

*inflationsbereinigt (Preis 1971: 200 $)

Intel Core-i processor (Westmere)
Initial clock speed >3.0 GHz
Number of transistors 560,000,000
Manufacturing technology 32nm

Preis: 200 $


$360*10^{-9}$ $ pro Transistor

2010


Quelle: http://www.intel.com


Westmere Prozessor vs Buchdruck – ein unfairer Vergleich

Westmere Prozessor



560 Millionen Transistoren
Preis: 200 $
360*10^{-9} $ pro Transistor





Ca. 6 Millionen Zeichen
21,95 € → 30,95 $
5160*10^{-9} $ pro Zeichen



[Blut] übertragen); Trans|fu|si-
on, die; -, -en
Tran|sis|tor, der; -s, ...oren ⟨engl.⟩
(*Elektronik* ein Halbleiterbauele-
ment); Tran|sis|tor|ge|rät; tran-
sis|to|rie|ren *od.* tran|sis|to|ri-
sie|ren; Tran|sis|tor|ra|dio
Tran|sit [*auch* ...'zit, 'tran...], der;
-s, -e ⟨ital.⟩ (*Wirtsch.* Durchfuhr
von Waren; Durchreise von Per-
sonen); Tran|sit|ab|kom|men,
...han|del (*vgl.* ¹Handel); tran|si-
Trans|mi
([Vorrich
gung vo
auf mehr
mis|si|o
men); tra
gen, übe
trans|na|
tional); -
trans|oze
seits des
trans|pa|

→ Ein gedrucktes Zeichen ist 10x teurer als ein Transistor!


Die Welt des Siliziums – ganz klein und ganz groß




10^0 = 1m
ein Blumenstrauch




10^9
= 1 Billion
= 1´000´000´000 m
= 1 **Giga**meter
Erde mit Mondbahn




10^9
chips werden jeden Tag weltweit hergestellt
(~20 Fußballfelder/Tag)



10^{16}
Transistoren werden jeden Tag hergestellt
(alle in einer Reihe reichen täglich von der Erde bis zum Mond)



10^{-9} = 1/1´000´000´000 m 1 **Nano**meter
~ Größe ca. 4 Si-Atomen





Integrierte Transistoren (INTEL Penryn 2007)
schalten Ströme auf 45nm
= 200 Atome !

Aktuelle Dicke des Dielektrikums: 1.2 nm
= 3 Moleküle!

Prozessübersicht Si-Technologie



Herstellung von hochreinem Silizium



Einkristallherstellung




Heraussägen der Silizumscheiben




Polieren




Silizium-wafer



Masken-herstellung




Silizium-Epitaxie



Photolack




Belichtung



Entwickeln



Thermische Oxidation



Ätzen

<- Naßchemisch

Plasma ->





Abscheidung (Isolatoren,

Metalle)



Implantation

Testen




Sägen



Lead frame

Bonden



Packaging



Stoffübersicht

- Einführung
  Entwicklung der Silizium-Halbleitertechnologie
- Halbleiterphysik
  Kristalle, Defekte, Bandstrukturen

•Wafer-Herstellung
Reinstsilizium, CZ- und FZ-Verfahren
•Reinraumtechnik
Partikel, Ausbeuten, Filtertechnik
•Halbleiter-Epitaxie
CVD-Reaktoren
•Dotiertechniken
Diffusion, Implantation, Temperaturbudget
•Dielektrika
Oxidation, Nitridabscheidung, Gläser, SiLK
•Lithographie
Optische Lithographie, Next-Generation Lithography
•Metallisierungen
AL-Sputtern, Elektromigration
•(Ätzen)
Naßchemisch, Reactive Ion Etching (Plasma)
•(Verpackung)
Bonden, Vergießen, Burn-in, Testen

Vorlesung, Übung und Laborversuche

Vorlesung:	Freitags 9:45 – 11:15 Uhr
Übung:	Freitags 11:30 – 12:15 Uhr
Prüfung:	Schriftlich, 1h, ohne Unterlagen

Labor für Notenbonus:	2 Vormittage / Nachmittage zu jeweils 3 Stunden
Gruppengröße:	2 Personen, 2 Gruppen pro Termin
Tutor:	Andreas Materla / Lukas Janich

Thema 1:	Elektrische Eigenschaften von Halbleitern
Thema 2:	Durchbruchspannungen an dünnen Oxiden

Semesterplanung

ZEITlab Garching, Führung? Nach Absprache!

WiSe25

#	Day	Date	Time	SPEAKER	Lec.	Topic
1	Fr	17.10.2025	9:45	M. Becherer	L01	Intro
2	Fr	24.10.2025	9:45	M. Becherer	L02	Geschichte
3	Fr	31.10.2025	9:45	M. Becherer		entfällt
4	Fr	07.11.2025	9:45	M. Becherer	L03	Physik I
5	Fr	14.11.2025	9:45	M. Becherer	L04	Physik II
6	Fr	**21.11.2025**	9:45	M. Becherer		entfällt
7	Fr	**28.11.2025**	9:45	M. Becherer	L05	Herstellung von Silizium
8	Fr	**05.12.2025**	9:45	M. Becherer	L06	Reinraum
9	Fr	12.12.2025	9:45	M. Becherer	L07	Epitaxie
10	Fr	19.12.2025	9:45	M. Becherer	L08	Dotieren
11	Fr	26.12.2025	9:45	M. Becherer		Ferien
12	Fr	02.01.2026	9:45	M. Becherer		Ferien
13	Fr	09.01.2026	9:45	M. Becherer	L09	Dielektrika I
14	Fr	16.01.2026	9:45	M. Becherer	L09	Dielektrika II
15	Fr	23.01.2026	9:45	M. Becherer	L10	Litho
16	Fr	30.01.2026	9:45	M. Becherer	L11	Metallisierung
17	Fr	06.02.2026	9:45	M. Becherer		Letzte Übung + Q&A

Literaturempfehlungen



Stand: 2008, 5. Auflage
- einfache und korrekte Darstellung der Grundlagen und der Prozesse

Hilleringmann:
"Silizium-Halbleitertechnologie"
Verlag Vieweg/Teubner
Preis: 26,90 €



Stand: 1998
- sehr detailliert in Technologie

Widmann, Mader, Friedrich:
"Technologie hochintegrierter Schaltungen"
Verlag Springer
Preis: 104,95 €

Ein Chip entsteht



Video der Infineon AG, 2005
Dauer 17 min

Oder etwas neuer:
How a chip is made

https://www.infineon.com/cms/de/product/promopages/how-a-chip-is-made-video/

Zusammenfassung

